（報告出品方/作者：國盛證券，鄭震湘、佘凌星、劉嘉元）

一、“超越摩爾定律”，先進封裝崛起

1.1 Chiplet：“后摩爾時代”半導體技術發(fā)展重要方向

后摩爾時代經濟效能提升出現瓶頸，Chiplet 技術應運而生。隨著半導體制程節(jié)點的持續(xù) 演進，短溝道效應以及量子隧穿效應帶來的發(fā)熱、漏電等問題愈發(fā)嚴重，追求經濟效能 的摩爾定律日趨放緩。在此背景下，產業(yè)開始思考將不同工藝的模塊化芯片，像拼接樂 高積木一樣的方式用先進封裝技術整合在一起，成為一個異構集成芯片，在提升性能的 同時實現低成本和高良率，這就是芯粒（Chiplet）技術。 Chiplet 的概念源于 Marvell 創(chuàng)始人周秀文博士在 ISSCC 2015 上提出的 Mochi（Modular Chip，模塊化芯片）架構，伴隨著 AMD 第一個將小芯片架構引入其最初的 Epyc 處理器 Naples，Chiplet 技術快速發(fā)展。2022 年 3 月，Chiplet 的高速互聯(lián)標準——UCIe（Universal Chiplet Interconnect Express，通用芯?；ヂ?lián)技術）正式推出，旨在芯片封裝層面確立互 聯(lián)互通的統(tǒng)一標準。

顯著降本優(yōu)勢延續(xù)摩爾定律。Chiplet 技術迅速發(fā)展的原因得益于其在降低成本并提升芯 片性能方面的獨特優(yōu)勢，主要體現在以下幾個方面：

1) 小面積設計提升芯片良率：傳統(tǒng)的良率模型假設缺陷在晶圓上隨機散布，并且芯片 上任何地方的缺陷都會使其無法使用，所以大面積芯片比小面積芯片更可能包含缺 陷，造成芯片良率與芯片面積直接相關。一般來說，裸芯（Die）的面積越小，在缺 陷概率一定的情況下，整體的良率就越高。

2) 更低能耗更高性能：在速度方面，采取 3D 封裝技術的 chiplet 縮短了線路傳輸距離， 指令的響應速度得到大幅提升，寄生性電容和電感也得以降低，此外，用更多更密 集的 I/O 接點數，電路密度提升即提高功率密度。3D 封裝由于采用更細小、更密集 的電路，信號傳輸不需要過多的電信號，從而功耗也會相應降低。

3) IP 快速復用降低設計成本和復雜度，有助于產品快速迭代：隨著先進工藝的不斷推 進，基于越先進的工藝來設計芯片，其面臨的復雜度和設計難度也將大幅提升，同時設計成本也將直線上升。如果在芯片設計階段，就將大規(guī)模的 SoC 按照不同的功 能模塊分解為一個個的芯粒，那么部分芯粒則可以做到類似模塊化的設計，而且可 以重復運用在不同的芯片產品當中。這樣可以極大降低芯片設計的難度和設計成本， 同時也有利于后續(xù)產品的迭代，加速產品的上市周期。例如，AMD 在第三代銳龍 （Ryzen）處理器上復用了第二代霄龍（EPYC）處理器的 IOChiplet，這種復用不但 可以將“老舊制程”生產的 Chiplet 繼續(xù)應用到下一代產品中以節(jié)約成本，更能極大 地節(jié)約設計、驗證和生產周期并降低失敗風險。

4) 針對性選取制程工藝降低制造成本：將 SoC 進行 Chiplet 化之后，不同的芯?？梢?根據需要選擇合適的工藝來分開制造，然后再通過先進封裝技術進行組裝，不需要 全部都采用相同制程的工藝在一塊晶圓上進行一體化制造，這樣可以極大地降低芯 片的制造成本。對于密集封裝的邏輯和存儲器，7nm 晶體管比 16nm 晶體管便宜， 但 I/O 接口通常具有模擬電路和其他無法從較小節(jié)點中受益的大型功能。因此，許 多小芯片設計將 I/O 功能隔離到在舊節(jié)點中制造的單獨芯片中。一些邏輯電路（例 如加速器）可能不需要以與主處理器相同的最大時鐘速率運行，因此可以在中間節(jié) 點中制造，使用較舊的工藝技術可以將這些小芯片的制造成本降低多達 50%。

先進制程及超大芯片最受益 Chiplet 技術。綜合考慮以上幾點優(yōu)勢，The Linley Group 對 Chiplet 技術的經濟效益進行過模擬分析，其案例對比中包括一個幾乎沒有冗余面積 的大芯片（600mm2，80%有效面積）和一個大的有機 BGA 封裝（60mm×60mm）被分 成四個相同的小芯片。

摩爾定律減緩帶來了小芯片的設計需求，性能提升、成本降低以及大芯片的缺陷問題是 Chiplet 設計成為趨勢的三大推動因素?？傮w來說，Chiplet 是“后摩爾時代”半導體技術 發(fā)展重要方向，國外各大廠商持續(xù)布局，且均已形成一定規(guī)模和應用。據 Omdia 數據， 2018 年全球 Chiplet 市場規(guī)模約為 8 億美元，預計未來隨著行業(yè)的不斷發(fā)展，Chiplet 市 場規(guī)模有望迎來加速增長。

先進封裝市場有望實現高增長。先進封裝是實現 Chiplet 的重要方式，根據 Yole，2021 年全球先進封裝市場規(guī)模 374 億美金，到 2027 年有望達到 650 億美金，2021-2027CAGR 10%。從整個封裝行業(yè)的占比來看，先進封裝有望在 2027 年超過 50%，即超過 傳統(tǒng)封裝的市場規(guī)模。先進封裝中嵌埋式、2.5D/3D、倒裝技術都將實現高復合增速。

1.2 海外龍頭先進封裝布局如火如荼

AMD 多年來始終走在封裝技術革新前沿。AMD 于 2015 年在 GPU 市場推出高帶寬內存 （HBM）和 2.5D 硅中介層技術，引領業(yè)界以小尺寸獲得最佳內存帶寬。在 2017 年引入 MCM 封裝技術。2019 年推出了業(yè)界首創(chuàng)的基于小芯片的技術，在同一封裝內對內核和 IO 使用不同的工藝節(jié)點，從而顯著提高性能和功能。2021 年宣布與臺積電合作開發(fā) 3D Chiplet。 AMD 的 3D Chiplet 技術名為 3D V-Cache，實現的關鍵技術包括硅通孔（TSV）和混 合鍵合（Hybrid Bonding）。3D V-Cache 使得 AMD 能夠在 CPU 上堆疊緩存，首款采用 該技術的產品為 Ryzen 7 5800X3D。其中混合鍵合技術來自于臺積電的 SoIC，使用銅對 銅直接鍵合，沒有任何類型的焊料凸點。因此其連接密度為 2D 封裝的 200 倍，互聯(lián)密 度是微凸塊（Micro Bump）的 15 倍，集成度大大提高。

臺積電入局先進封裝，3DFabric 技術平臺勢頭正盛。臺積電于 2011 年開始布局先進封 裝，當前其 3DFabric 包含前端 SoIC 技術和后端 CoWoS、InFO 封裝技術。

前端芯片堆疊技術，如 chip-on-wafer 和晶圓 wafer-on-wafer，統(tǒng)稱為“SoIC”。 其特點是在不實用后段集成中的凸塊的情況下，將芯片堆疊在一起。SoIC 的設計實際上 是在創(chuàng)造鍵合界面，這樣芯片就可以直接疊在芯片上面。SoIC 是臺積電異構小芯片封裝 的關鍵，具有高密度垂直堆疊性能，與 CoWoS 和 InFO 技術相比，SoIC 可以提供更高的 封裝密度和更小的鍵合間隔。此外，SoIC 還可以與 CoWoS/InFO 共用，基于 SoIC 的 CoWoS 或 InFO 封裝將會帶來更小的芯片尺寸，實現多個小芯片集成。 CoWoS 發(fā)展勢頭不減，中介層迭代組合助推成本與性能兼具。臺積電的 CoWoS 平臺包 含 CoWoS-S/R/L，為高性能計算應用提供最佳性能和最高集成密度，提供了廣泛的硅中 介層尺寸、HBM 數量和封裝尺寸。CoWoS-S 采用硅中介層，可以為高性能計算應用提供 最佳的性能和最高的晶體管密度；CoWoS-R 利用 InFO 技術，利用 RDL 中介層進行互連， 更強調小芯片間的互連；CoWoS-L 結合了 CoWoS-S 和 InFO 技術的優(yōu)點，使用夾層與 LSI（局部硅互連）芯片進行互連，使用 RDL 層進行電源和信號傳輸，提供了最靈活的集 成。英偉達、博通、谷歌、亞馬遜、NEC、AMD、賽靈思、Habana 等公司已廣泛采用 CoWoS 技術。

臺積電的 InFO 技術使用 polyamide film 代替 CoWoS 中的硅中介層，從而降低成本和封 裝高度，這兩個因素都是其實現大規(guī)模應用的重要條件。InFO 具有高密度的 RDL，適用 于移動、高性能計算等需要高密度互連和性能的應用。臺積電的 InFO 分為 InFO_PoP 和 InFO_oS，前者是行業(yè)中首款 3D 晶圓級扇出封裝，可應用在移動手機的 AP 和 DRAM 上； 后者具有更高密度的 RDL，可集成多個用于 5G 網絡的邏輯芯片。相對來說，CoWoS 的 性能更好，但成本較高；InFO 則采用 RDL 代替硅中介層，無須 TSV，性價比更高。

INTEL EMIB 引領低成本 2.5D 異構封裝，Foveros 提供高性能 3D 堆疊解決方案。英 特爾的嵌入式多管芯互聯(lián)橋接封裝技術（EMIB）是 2.5D 硅中介層的替代方案，異構集 成模擬設備、內存、CPU、ASIC 芯片以及單片 FPGA 架構，提供了更簡單的制造流程、 更高的性能、更強的信號完整性以及更低的復雜性。Foveros 技術是高于 EMIB 技術的 3D 芯片堆疊技術，利用晶圓級封裝能力，適用于小尺寸、低功率或有極端內存帶寬要求 的情況，包含 Omni 和 Direct 兩代擴展。2020 年英特爾發(fā)布的 Lakefield 芯片，是首款 基于 Foveros 3D 立體封裝技術的芯片，采用 1 個大核+4 個小核的混合 CPU 設計。Intel 預計 Foveros Omni 技術將在 2023 年規(guī)模量產。

三星目前主要的先進封裝方案包括 I-Cube、X-Cube、R-Cube、H-Cube 四種。 a) Cube：2.5D 硅中介層技術，可將邏輯設備水平連接到 HBM 模塊。根據硅中介層的 形式分為兩種組裝工藝：基板-芯片 CoS（Chip on Substrate）和晶圓-芯片 CoW（Chip on Wafer）。CoS 主要優(yōu)勢可以中間測試，中間測試可以避免在 HBM 模塊安裝之前 安裝任何無效的硅中介層或邏輯芯片。CoW 主要優(yōu)勢是尺寸更大，可以選用較大的 硅中介層。CoS 適用于開發(fā)低成本的 2.5D 封裝方案，CoW 適用于多 HBM 模塊方案。 b) R-Cube：低成本 2.5D RDL 中介層技術，通過高密度 RDL 將邏輯與邏輯、邏輯與 HBM 模塊連接，具有更快的周轉時間和更好的信號/電源完整性，設計靈活性較好。 c) H-Cube：2021 年 11 月最新推出的 2.5D 封裝解決方案，基板整合 ABF 和 HDI，用 于開發(fā)大型和低成本的封裝。 d) X-Cube：2020 年 8 月推出的 3D 封裝方案，包括晶圓-芯片（CoW）、晶圓-晶圓 （WoW）和硅通孔（TSV）技術，實現高密度高性能封裝。

先進封裝作為 Chiplet 的重要部分，其四大要素分別為 RDL（Re-distributed layer，重布 線層）、TSV（Through Silicon Via，硅通孔）、Bump（凸點）和 Wafer（晶圓），RDL 起 到 XY 平面電氣延伸的作用，TSV 起到 Z 軸電氣延伸的作用，Bump 起到界面互聯(lián)和應力 緩沖的作用，Wafer 作為集成電路的載體以及 RDL 和 TSV 的介質和載體。接下來我們圍 繞這四大要素，討論關鍵工藝相關的設備、材料供應鏈。

二、RDL 重布線——晶圓級封裝關鍵工藝

RDL（Re-distributed layer，重布線層）技術是晶圓級封裝關鍵技術。由于在設計芯 片時只有極少數芯片的 I/O 端口是按照面陣列形式來進行設計的，因此需要重布線技術， 在晶圓表面利用金屬層與介質層形成相應的金屬布線圖形，將原來設計的芯片線路焊盤 重新布線到新的、間距更寬的位置，使芯片能適用于更有效的封裝互連形式。RDL 可以 改變線路 I/O 端口原有的設計，加大 I/O 端口間距，提供較大的凸塊焊接面積，減小基 板與元器件間的應力，提高元器件的可靠性。此外封裝工藝 RDL 可取代部分芯片線路， 以縮短芯片開發(fā)時間。

在晶圓級封裝中，RDL 是最為關鍵的技術，通過 RDL 將 IO Pad 進行扇入 Fan-In 或者扇 出 Fan-Out，形成不同類型的晶圓級封裝。在 2.5D IC 集成中，除了硅基板上的 TSV，RDL 同樣不可或缺，以臺積電 CoWoS-S 為例，其在中間層上下都布有寬間距的 RDL 層， 通過 TIV（Through interposer Via）進行信號和電氣傳遞，在高速傳輸中提供低損耗的 高頻信號。

在 3D IC 集成中，對于上下堆疊是同一種芯片，通常 TSV 就可以直接完成電氣互聯(lián)功能 了，而堆疊上下如果是不同類型芯片，則需要通過 RDL 重布線層將上下層芯片的 IO 進 行對準，從而完成電氣互聯(lián)。隨著工藝技術的發(fā)展，通過 RDL 形成的金屬布線的線寬和 線間距也會越來越小，從而提供更高的互聯(lián)密度。 RDL 工藝流程：RDL 的制作方式包括電鍍、大馬士革、金屬蒸鍍+金屬剝除等，其中利 用前道晶圓制造里面的大馬士革原理的 RDL 工藝可以滿足低線寬/間距（Line/Space， L/S）的 RDL 結構。

三、TSV 硅通孔——2.5D/3D 封裝關鍵工藝

由于當前不同廠商集成技術路線存在差異，2.5D 封裝工藝和技術其實并沒有一個統(tǒng)一的 標準，通?？梢詫?2.5D 封裝理解為，多芯片之間通過中介層、硅橋、高密度 RDL 等方 式進行互連的封裝方式。其核心包括 1）多芯片集成；2）互連部分引入高 I/O 密度的介 質而不是在依靠載板上走線。

中介層是 2.5D 封裝關鍵特點之一。中介層用來連接多個芯片，目前中介層主要是硅基 材質。DRAM 和 CPU、CPU、SoC 等芯片通過硅中介層實現高速的運算和數據交流，降 低功耗，提升效率。常見的 2.5D 封裝技術在硅中介層有 TSV 集成，芯片通常通過 MicroBump（微凸塊）和中介層相連接，作為中介層的硅基板采用 Bump 和基板相連， 硅基板表面通過 RDL 布線，TSV 作為硅基板上下表面電氣連接的通道，這種 2.5D 集成 適合芯片規(guī)模比較大，引腳密度高的情況，芯片一般以 FlipChip 形式安裝在硅基板上。

TSV 技術是 2.5D/3D 封裝的關鍵工藝之一。硅通孔技術（TSV，Through Silicon Via） 是通過在芯片和芯片之間、晶圓和晶圓之間制作垂直導通，實現芯片之間互連的技術。 TSV 技術通過銅、鎢和多晶硅等導電物質的填充，實現硅通孔的垂直電氣互連。硅通孔 技術的優(yōu)勢是可以通過垂直互連減小互連長度、信號延遲，降低電容、電感，實現芯片 間的低功耗、高速通訊，增加帶寬和實現器件集成的小型化。 Via-Middle 和 Via-Last 是較為常見的通孔方式。依據 TSV 通孔生成的階段 TSV 工藝 可以分為：1）Via-First；2）Via-Middle；3）Via-Last。 1） Via-First 指的是 TSVs 在 FEOL 工藝（例如晶體管）之前制造。Via-First 由于是在 器件制造之前進行通孔工藝，因此可以使用高溫工藝來制造絕緣層，其劣勢在于 填充通孔的材料受限，由于后續(xù)晶體管制造過程中會有高溫的環(huán)節(jié)，此時如果填 充材料為銅的時候，銅會很容易擴散到硅材料中。 2） Via-Middle 指的是 TSVs 在 FEOL 之后，BEOL（例如金屬層）之前制備，這種工 藝由于晶圓廠在設備能力方面具備優(yōu)勢，晶圓廠通常也會制造，但也有部分 OSAT 廠商可以完成這一工藝。Via-Middle 的優(yōu)勢在于可以實現較小的 TSV 結構間距， 再布線層通道阻塞小以及 TSV 結構電阻也會較小，其劣勢主要在于它必須適合 產品器件性能要求這樣才不會干擾器件，并且也不會干擾相鄰的布線層。 3） Via-Last 指的是 TSVs 在 FEOL，MOL 和 BEOL 工藝之后制造 TSV，Via-Last（從 晶圓正面）的方式由于在刻蝕的時候除了刻蝕硅之外，還需刻蝕整個電介質層， 以及會阻塞布線通道，因此較少被使用。Backside Via-Last 從晶圓背面進行通孔， 可以簡化工藝流程，背面后通孔工藝被廣泛用于圖像傳感器和 MEMS 器件。

TSV 工藝主要包括深硅刻蝕形成微孔，再進行絕緣層、阻擋層、種子層的沉積，深孔填 充，退火，CMP 減薄，Pad 的制備疊加等工藝技術。

1） 孔成型：孔成型的方式有激光打孔、干法刻蝕、濕法刻蝕多種。隨著 TSV 的空徑 減小、深寬比增加，基于深硅刻蝕（Deep Reactive Ion Etching，DRIE）的 Bosch 工藝是目前應用最廣泛工藝。反應離子刻蝕（Reactive Ion Etching，RIE）工藝 是采用物理轟擊和化學反應雙重作用的刻蝕，Bosch 工藝通過刻蝕和保護兩個步 驟交替進行來提高 TSV 的各向異性，保證 TSV 通孔的垂直度。 設備及材料：深硅刻蝕需要的設備是感應耦合高密度等離子體干法刻蝕機 （Inductively Coupled Plasma Etcher，ICP），深硅刻蝕的發(fā)展方向是精細深槽、 高深寬比微納通孔的高精度，目前全球主流的深硅刻蝕設備由應用材料、泛林集 團等廠商壟斷，目前國內中微公司、北方華創(chuàng)等在這一領域進步迅速。Bosch 工 藝過程中主要需要的氣體是氟基氣體，全球供應商包括法液空、默克、林德等。

2） 沉積絕緣層：TSV 孔內絕緣層用于實現硅村底與孔內傳輸通道的絕緣，防止 TSV 通孔之間漏電和串擾。TSV 孔內絕緣層的質量將直接影響 TSV 硅轉接板的信號 完整性和電源完整性，是保證 2.5D TSV 轉接板性能的關鍵工藝之一。在 TSV 孔 刻蝕和深孔清洗完畢后，在 TSV 孔壁沉積絕緣材料形成孔壁介質絕緣層，孔壁 絕緣介質層需要完全覆蓋 TSV 孔的內壁和 TSV 硅轉接基板表面以達到良好的絕 緣性能。TSV 孔壁絕緣介質材料選用無機介質材料，如二氧化硅、氮化硅、或二 氧化硅和氮化硅構成的復合材料。 設備：目前 TSV 孔壁無機絕緣介質材料的常用制各方法包括 PECVD、SACVD、 ALD 和熱氧化法。PECVD 可以實現較低的沉積溫度，如 200℃以下，但對于孔徑 較小且深寬比較大的垂直 TSV 孔的孔璧合階覆蓋率不足；SACVD 的孔壁臺階覆 蓋率優(yōu)于 PECVD，但沉積溫度較高，通常在 400℃及以上；ALD 的孔壁臺階覆蓋 率能達到 80%以上，但沉積速度較慢；熱氧化法制備的二氧化硅層結構致密、孔 壁臺階覆蓋率高，但熱氧化工藝溫度通常都在 1000℃以上，此外熱氧化工藝可 以在一爐中同時氧化多片，成本較低。海外 KLA（2019 年收購 Orbotech，Orbotech 2014 年并購 SPTS，SPTS 在先進封裝領域的 PVD、CVD 設備領域綜合技術實力 領先）、應用材料等供應商技術領先，國內拓荊科技等公司在這一領域進展亮眼。

3） 沉積阻擋層/種子層：在 2.5D TSV 中介層工藝中，一般使用銅作為 TSV 通孔內 部金屬互聯(lián)材料。在電鍍銅填充 TSV 通孔前，需要在 TSV 孔內制備電鍍阻擋/種 子層，一般選用 Ti、Ta、TiN、TaN 等材料。TSV 電鍍種子層起著與電鍍電極電 連接并實現 TSV 孔填充的作用。 設備：通常用物理氣相沉積（PVD）法制作阻擋層和種子層絕緣層，為后續(xù)的銅 填充做好準備。后續(xù)的電鍍銅填充要求 TSV 側壁和底部具有連續(xù)的阻擋層和種 子層。種子層的連續(xù)性和均勻性被認為是 TSV 銅填充最重要的影響因素。根據 硅通孔的形狀、深寬比及沉積方法不同，種子層的特點也各有不同，種子層沉積 的厚度、均勻性和粘合強度是非常重要的指標。海外 KLA（SPTS）同樣在先進封 裝領域的 PVD 全球市占率較高，北方華創(chuàng)憑借強勁實力，國內份額不斷提升。

4） 電鍍填充工藝：TSV 深孔的填充技術是 3D 集成的關鍵技術，也是難度較大的一 個環(huán)節(jié)，TSV 填充效果直接關系到后續(xù)器件的電學性能和可靠性。從填充材料角 度，可以填充的材料包括銅、鎢、多晶硅等，目前電鍍銅工藝是主流的先進封裝 中硅通孔填充材料。硅通孔電鍍銅工藝目前主要有大馬士革電鍍和掩模電鍍兩種。 設備：深孔金屬化電鍍設備用于新一代高頻組件高深寬比通孔填孔電鍍銅工藝， 解決高深寬比微孔內的金屬化問題，提高互聯(lián)孔的可靠性。由于電鍍銅在 TSV 工 藝中的重要性非常高，對設備的要求比較高，成熟的用于 TSV 填孔鍍銅的設備 價格昂貴。目前電鍍設備主要有德國安美特（Atotech，全球領先的化學品和電鍍 解決方案供應商，2022 年正式被美國 MKS Instruments 萬機儀器收購），東京電 子、Ebara、應用材料、泛林集團等廠商壟斷。

電鍍液：在硅通孔電鍍中，大馬士革電鍍、掩模電鍍或其他電鍍方式所需的電鍍 液材料體系都基本相同。硅通孔電鍍液主要的成分包含電鍍原液（或稱為基礎鍍 液）和添加劑。硅通孔電鍍液的主要作用是為硅通孔的電鍍填充提供充足的銅離 子和良好的電鍍環(huán)境，通過在電鍍液中加入各種添加劑可以改善硅通孔的電鍍質 量，從而提高電鍍填充的效果。目前海外主要的硅通孔電鍍液材料供應商包括陶 氏化學、樂思化學（Enthone Chemical）、上村（Uyemura）、安美特（Atotech）、 羅門哈斯（Rohm＆haas）等，國內上海新陽在這一領域亦有突破。

5） CMP（化學機械拋光）工藝和背面露頭工藝：由于 TSV 中介層還需要高密度多 層再布線，CMP 技術引入到 TSV 制程中，用于去除硅表面的二氧化硅介質層、 阻擋層和種子層。TSV 背面露頭技術也是 2.5DTSV 轉接基板的關鍵工藝，包括 晶圓減薄、干/濕法刻蝕工藝。隨著晶圓厚度越來越小，散熱性提升，與此同時 TSV 深度隨之減小，帶來互聯(lián)延遲和損耗的減少。然而晶圓厚度變薄的同時，材 料內部的應力會隨著減薄工序的進行而增大使得硅片產生翹曲、粗糙和斷裂等缺 陷。2.5D TSV 轉接基板背面減薄之后，一般還需要通過干法或者濕法刻蝕工藝， 從背面露出 TSV 銅柱，從而實現后續(xù)晶圓背面的電信號連接。 設備及材料：考慮應力等問題，目前業(yè)界多采用一體機的思路，將晶圓的磨削、 拋光、貼片等工序集合在一臺設備中。海外龍頭包括應用材料、Ebara 等。材料 方面 CMP 材料全球主要供應商包括陶氏、FujiFilm、卡博特等，國內鼎龍股份、 安集科技已經在 CMP 拋光墊、拋光液領域實現國產化突破。TSV、FOWLP 等先 進封裝技術帶來對 CMP 步驟的增加，進而增加了 CMP 耗材需求量。

6） 晶圓減薄：在 via first 和 via middle 工藝中，晶圓表面平坦化后，還需要進行晶 圓背面的減薄使 TSV 露出，via last 工藝中，晶圓在進行 Bosch 刻蝕工藝前就會 進行減薄。晶圓減薄的目的是使 TSV 露出，在晶圓級多層堆疊技術中，需要將多 片晶圓進行堆疊鍵合，同時總厚度還必須滿足封裝設備的要求。目前較為先進的多層堆疊使用的芯片厚度均在 100μm 以下。未來如果需要疊加更多層，芯片的 厚度需減薄至 25μm 甚至更小。傳統(tǒng)的晶圓減薄技術包括機械磨削、CMP 和濕 法腐蝕等。由于晶圓經過減薄后容易產生變形或翹曲，目前業(yè)界主流的解決方案 是采用一體機的思路，將晶圓的磨削、拋光、保護膜去除和劃片膜粘貼等工序集 合在一臺設備內。晶圓從始至終都被吸在真空吸盤上，始終保持平整狀態(tài)，從而 防止了晶圓在工序間搬運時產生變形或翹曲。 先進封裝驅動 CVD 沉積、電鍍及濺射靶材市場持續(xù)增長。根據 TECHCET，2022 年濺射 靶材、ALD/CVD 前驅體和金屬化學品等沉積材料全球市場規(guī)模年接近 39 億美元，預計 2023 年超過 41 億美元，到 2026 年市場規(guī)模達到 47 億美金。其中 2022 年金屬電鍍市 場規(guī)模超過 11 億美金，預計到 2026 年將超過 13 億美金。市場規(guī)模的持續(xù)增長主要得 益于使用 RDL、TSV 和銅凸點結構的先進封裝需求提升。

四、臨時鍵合——超薄晶圓支撐系統(tǒng)

超薄晶圓具有降低封裝整體厚度、增強散熱、增強電學性能、提高集成度等優(yōu)勢，在先 進封裝中被廣泛使用。根據 Yole，2025 年全球超薄晶圓市場規(guī)模有望超過 1.35 億片（等 效 8 英寸）。然而由于超薄晶圓柔性較差且易碎，容易產生翹曲，需要一套支撐系統(tǒng)來防 止這些損傷。通常在封裝前使用某種特定的中間層材料，將超薄晶圓臨時鍵合到一個晶 圓載板上，這種工藝稱為臨時鍵合工藝（Temporary Bonding）。

按照工藝流程來分，目前主要有熱/機械滑移式臨時鍵合與解鍵合、熱/機械滑移式臨時 鍵合與解鍵合、激光式臨時鍵合與解鍵合三種工藝。其中激光臨時鍵合與解鍵合工藝最 大工藝溫度高，抗化學性好，是最新一代的臨時鍵合/解鍵合技術方案。

臨時鍵合/解鍵合常見工藝流程：首先在臨時載板或功能晶圓上通過壓合、粘貼或旋涂等 方法制造一層中間層材料作為鍵合黏接劑，然后翻轉功能晶圓，使其正面與臨時載板對 準，然后將二者轉移至鍵合腔進行鍵合，臨時鍵合完成后，對功能晶圓進行減薄，一般 包括機械研磨、化學拋光等步驟。減薄后再進行深硅刻蝕、擴散阻擋層及種子層沉積、 電鍍、機械化學拋光、光刻、刻蝕、金屬化等背面加工，形成再布線層、TSV 等結構。 最后可以采用不同方式的解鍵合工藝將功能晶圓與臨時載板分離，對二者分別進行清洗后，將功能晶圓轉移到劃片膜或其他支撐系統(tǒng)中，以便進行下一步工藝，臨時載板則可 以馬上進行再次利用。在這一工藝流程中，僅添加了臨時鍵合機與解鍵合機兩臺設備， 其他步驟均可采用與標準晶圓制造相同的設備與工藝完成。目前全球臨時鍵合設備主要 供應商有 EV Group、SUSS MicroTec 等公司。

根據 Yole，2020 年“超越摩爾定律”相關的鍵合設備市場規(guī)模達到 17 億美金，預計到 2027 年將達到 28 億美金。其中 2020 年臨時鍵合設備市場規(guī)模為 1.13 億美金，預計 2027 年將達到 1.76 億美金，SUSS 在全球占據主導地位。

臨時鍵合膠：是把功能晶圓和臨時載板黏接在一起的中間層材料。不同工藝對應的臨時 鍵合在鍵合方法、鍵合工藝和材料選擇上有所不同。對于臨時鍵合膠的選擇，需要關注 熱穩(wěn)定性、化學穩(wěn)定性、粘接強度、機械穩(wěn)定性、均一性等因素。臨時鍵合膠的材料性 能主要是由基礎黏料的性質決定的，因此基礎黏料的選擇至關重要?？捎米骰A黏料的 高分子聚合物材料包括熱塑性樹脂、熱固性樹脂、光刻膠等。

目前全球臨時鍵合膠產品主要有海外供應商壟斷，主要有 Brewer Sciences 的 WaferBond 和 ZoneBond 系列產品、3M 的 LTHC 系列產品、DuPont 的 HD-3000 系列產品、Thin Materials 的 T-MAT 系列產品、Dow Corning 的 WL 系列產品、東京應化工業(yè)株式會社 （TOK）的 Zero Newton 系列產品和 Dow Chemical 的 Cyclotene 系列產品。

五、微凸點、底部填充與混合鍵合技術

5.1 凸點技術——間距縮小、密度提升

凸點作為封裝結構中的重要一環(huán)，為堆疊芯片及固定裝配提供所需的機械支撐，并實現 芯片與中介層，芯片與芯片間的電氣互連。凸點的發(fā)展趨勢是尺寸不斷縮小，從球柵陣 列焊球（Ball-Grid-Array Solder Ball，BGA ball），其直徑范圍通常在 0.25-0.76mm，到倒 裝凸點（Flip-Chip Solder Bump，FC Bump），也被稱為可控塌陷芯片焊點（Controlled Callapse Chip Connection solder joint，C4 solder joint），其直徑范圍通常在 100-150μ m，再到微凸點（micro bump），其直徑可小至 2μm。微凸點可以通過光刻電鍍的方法 在整片晶圓上進行大規(guī)模制備，生產效率高，并且降低批量封裝成本。按照凸點的結構， 微凸點可以分為焊料凸點、銅柱凸點和鍵合銅凸點。

焊料凸點是目前倒裝封裝互連凸點的主流選擇。焊料凸點（Solder Ball Bump，SBB）一 般為錫基的焊料形成的凸點，材料成分包括純 Sn 及 Sn-Pb、Sn-Cu、Sn-Ag、Sn-Zn 和 Sn-Bi 等體系的合金。由于組裝工藝非常簡單，目前焊料凸點應用非常廣泛。由于近年來 人們環(huán)保意識提高，元器件無鉛化趨勢顯著，無鉛焊料被越來越多的使用，由于無鉛焊 料在鋪展能力和潤濕性方面有不足，助焊劑作為輔助材料，與無鉛焊料配套使用，需求 量持續(xù)增長。

銅柱凸點將成為高密度、窄節(jié)距集成電路封裝市場主流方式。隨著先進封裝對凸點間距 要求越來越小，為了避免橋接現象的發(fā)生，實現更高 I/O 密度，IBM 公司于 21 世紀初首 次提出了銅柱凸點，申請了銅柱凸點結構的相關專利。在焊料互連過程中，銅柱凸點能 夠保持一定的高度，既可以防止焊料的橋接現象發(fā)生，又可以掌控堆疊層芯片的間距高 度，銅柱凸點的高徑比不再受到陣列間距的限制，在相同的凸點間距下，可以提供更大 的支撐高度，大大改善了底部填充膠的流動性。 電鍍法是凸塊制作使用最廣泛的方式。凸塊制作技術包括電鍍法、化學鍍法、蒸發(fā)法和 錫膏印刷法等，但以電鍍的方法應用最為廣泛，因為其可以做到更小的尺寸，達到更高 的生產效率及更好的可靠性。借助光刻掩膜技術的電鍍法則具有更高的制備精度，可實 現凸點在晶圓上的直接制備，適合銅柱凸點的制備。

回流焊仍為凸點鍵合主流方式，TCB 潛力大。根據銅柱凸點的節(jié)距不同，銅柱凸點的鍵 合方法可以分為回流焊和熱壓鍵合（TCB）兩種方式。對于節(jié)距較大的銅柱凸點，可采用 回流焊方式完成凸點鍵合。回流焊的方式效率高，成本低，其缺點跟熱膨脹系數（CTE） 有關，由于整個封裝由不同的材料組成，在回流爐中加熱會導致這些不同的材料以不同 的速度膨脹。當芯片和基板膨脹和冷卻時，CTE 的差異會導致翹曲。此外還會有芯片間 隙變化等問題導致最終產品電氣性能差。

5.2 底部填充工藝——分散應力提升可靠性

底部填充是芯片倒裝于基板封裝結構中的重要工藝。其作用是 1）將芯片凸點位置的集 中應力分散到底部填充體和塑封料中；2）可阻止焊料蠕變，并增加倒裝芯片連接的強度 與剛度；3）保護芯片免受環(huán)境的影響，如濕氣、離子污染等；4）使芯片抗機械振動與 沖擊；5）極大改善焊點的熱疲勞可靠性。

目前，全球 NCP 的主要供應商有漢高（Henkel）、納美仕（Namics）、長瀨產業(yè)株式會社 （Nagase）、日立化成（Hitachi Chemical）、松下（Panasonic）。NCF 的供應商主要包括 漢高（Henkel）、日立化成（Hitachi Chemical）、日東電工（Nitto Denko）、納美仕（Namics）、 住友（Sumitomo）。

5.3 混合鍵合技術——賦能 3D 堆疊

當凸點儲存進一步縮小到小于10~20um時，焊錫球成為了工藝難點及缺陷的主要來源。 業(yè)界相應提出了 Hybrid Bonding 工藝，可以解決 bump 間距小于 10 微米芯片間的鍵合 問題，以實現更高的互連密度，此外 Hybrid Bonding 信號丟失率幾乎可以忽略不計，在 高吞吐量，高性能計算領域優(yōu)勢明顯。

混合鍵合（Hybrid Bonding）也稱為 DBI（Direct Bond Interconnect，直接鍵合連接）， Sony 最早在 CIS 中運用了混合鍵合技術，公司 2016 年將這一技術用于 Samsung Galaxy S7 的背照式 CIS（BI-CIS）中，大幅提高了鏡頭分辨率。

混合鍵合中晶圓到晶圓（W2W）的工藝從晶圓加工到最終的 BEOL 互連級別開始。沉積 合適的電介質（SiON、SiCN 或 SiO2），然后將其蝕刻以在下面的金屬上形成通孔。沉積 阻隔層和種子層，然后鍍銅。銅 CMP 拋光覆蓋層，這樣使得后續(xù)在退火時銅膨脹時，表 面微小的間隙可以被填補。緊接著清洗晶圓去除所有污染物，然后通過等離子體活化， 在電介質上產生活性位點。兩個晶圓在鍵合機精確對齊，之后在退火爐中，銅熔合在一 起，進行電接觸。最后，晶圓邊緣修整之后是背面晶圓研磨減薄圓，清潔和 CMP 拋光等， 并用表面聲學顯微鏡（SAM）檢查粘合晶圓中的空隙。

Hybrid Bonding 技術優(yōu)勢顯著，各大頭部廠商重視布局，但其生產成本仍然非常昂貴。 Cu 的熔點（1083℃）高、自擴散速率低，難以實現低溫鍵合，Cu-Cu 直接鍵合需要在 400℃的高溫下才能充分發(fā)生原子擴散，高溫會降低對中精度、損傷器件性能、增加設備 要求等問題。目前實現 Cu-Cu 低溫鍵合的方式主要為熱壓鍵合（TCB），混合鍵合工藝、 納米材料燒結工藝等?？傮w來講各項工藝仍處于不斷發(fā)展進步階段。

六、IC 載板——集成電路核心封裝材料

IC 載板：簡而言之，是 IC 的載體，建立起 IC 與 PCB 之間的訊號鏈接；同時可以保護電 路、固定線路、并起到一定的散熱能力。根據材料及應用的不同，封裝基板可以分為陶 瓷基板、金屬基板、有機基板及硅/玻璃基板（中間層）等。其中有機基板具有厚度薄、 線路密、對位精度要求高、電氣結構更復雜等特點，在高功能集成電路 I/O 端口數不斷 增加，對散熱性要求不斷提高的背景下，有機基板逐漸向多層化、薄型化和高密度化發(fā) 展，廣泛用于計算機、通信產品、消費類電子及汽車電子產品等領域。 剛性有機基板按照制板工藝分類，剛性有機基板可分為層壓（Lamination）基板和積層 （Build-up）基板兩大類。I/O 端口數較多的高密度封裝器件需要采用積層基板，其關鍵 工藝是微孔技術，先在芯板兩側對稱制造絕緣層，然后通過光刻或激光鉆孔的方式在絕 緣層上形成微孔，后續(xù)通過鍍銅填充微孔，并在絕緣層表明形成電路圖形，重復這些積 層步驟可以制造多積層板。另外，在基板制造過程中需要用到的絕緣層材料目前主流是 日本味之素精細化學品公司生產的 ABF（Ajinomoto Build-up Film）。

高端封裝基板海外壟斷，國產進展迅速。目前全球封裝基板供應商主要來自日本、韓國 和中國臺灣地區(qū)。其中以揖斐電株式會社（Ibiden）、新光電氣工業(yè)株式會社（Shinko）、 京瓷集團（Kyocera）等為代表的日本公司技術實力非常強，占據有機基板主要市場，的 三星電機（SEMCO）、信泰（Simmtech）和中國臺灣的南亞科技（Nanya Technology）、 欣興電子（Unimicron）等公司由于具有產業(yè)鏈的優(yōu)勢，占據著市場中的重要份額。中國 大陸地區(qū)封裝基板產業(yè)由于起步較晚，加之在關鍵原材料、設備及工藝等方面的差距， 因此目前在技術水平、工藝能力及市場占有率上相較日本、韓國和中國臺灣地區(qū)的知名 封裝基板產業(yè)仍然處于落后地位。在內資企業(yè)中，興森科技、深南電路、珠海越亞、安 捷利等公司技術實力強勁。 根據 Yole，2021 年全球先進封裝基板市場規(guī)模 157 億美金，預計 2027 年有望增長 到 296 億美金。2021 年 ABF 載板全球市場規(guī)模 48 億美金，前五大廠商揖斐電、欣興 電子、南亞科技、新光電氣和 AT&S 占據了全球接近 75%的份額。

七、核心公司

7.1 華峰測控：國內測試設備龍頭，新品發(fā)力進行時

華峰測控是一家聚焦模擬和混合信號測試設備企業(yè)，主要面向集成電路封測、晶圓制造 和集成電路設計企業(yè)等客戶。公司主要產品為半導體自動化測試系統(tǒng)和測試系統(tǒng)配件， 公司的測試系統(tǒng)包括 STS8200 系列、STS8250 系列和 STS8300 系列等；測試系統(tǒng)配件 主要包括浮動 V/I 源表、時間測量、數字測量、及電器控制、交流 V/I 源表等關鍵測試 模塊。 華峰測控發(fā)布 2022 年業(yè)績快報。公司預計 2022 年全年實現營收 10.71 億元， yoy+21.89%，歸母凈利潤 5.25 億元，yoy+19.67%，扣非歸母凈利潤 5.06 億元， yoy+16.38%。2022 年受大環(huán)境影響，疊加半導體市場景氣度持續(xù)低迷，給公司業(yè)績增 長帶來挑戰(zhàn)，華峰測控堅持既定的發(fā)展策略，不斷優(yōu)化產品結構，同時加強新產品研發(fā) 和市場開拓，提高產品市占率，保證了業(yè)務的持續(xù)穩(wěn)定增長。

公司研發(fā)效率及產品力較強。公司在傳統(tǒng)模擬混合領域國內領先，產品競爭力強，具有 較高的裝機存量和客戶服務基礎；在新興應用領域（GaN、PIM）獲取先機，具有較強競 爭力；在更大的 SoC 測試市場持續(xù)發(fā)力，迭代測試板卡增加覆蓋目標市場，打開 soc 測 試國產替代空間。 新品客戶拓展順利，持續(xù)迭代鞏固核心競爭力。公司 2022 年下半年訂單在設計公司和 封測廠均有較好表現，且訂單以 8300 產品為主。STS8200 已內部迭代多次，隨著裝機 量的不斷提升，應用范圍的不斷拓展，已經成為了模擬、混合和功率器件測試的經典平 臺，未來還將不斷迭代；STS8300 從推出至今已有 3 年，客戶拓展順利，裝機量也在不 斷增加，客戶生態(tài)圈構建進展順利，內部資源板卡也在加速迭代，應用范圍也在不斷拓 展。下一代 SoC 測試設備基本系統(tǒng)已經完成，資源板卡也在研發(fā)中。

7.2 長川科技：測試新品厚積薄發(fā)，內生外延鑄平臺龍頭

長川科技成立于 2008 年 4 月，并于 2017 年 4 月在深交所創(chuàng)業(yè)板上市，主要從事集成電 路專用設備的研發(fā)、生產和銷售，主要產品包括測試機、分選機、探針臺、AOI 設備和 自動化設備。公司自成立以來始終專注于集成電路測試設備領域，行業(yè)深耕多年，掌握 集成電路測試設備相關核心技術，技術水平領先。公司致力于提升我國半導體裝備技術 水平、積極推動行業(yè)升級，長川科技先后被認定為軟件企業(yè)、國家級高新技術企業(yè)、浙 江省重點企業(yè)研究院、省級高新技術企業(yè)研究開發(fā)中心、杭州市企業(yè)高新技術研究開發(fā) 中心。

營收延續(xù)增長，盈利水平穩(wěn)步攀升。長川科技 2022 年前三季度實現營收 17.54 億元， yoy+64.09%，歸母凈利潤 3.25 億元，yoy+151.33%，扣非歸母凈利潤 2.62 億元， yoy+134.44%，前三季度綜合毛利率 54.06%，同比+2.63%，歸母凈利率 18.56%，同 比+6.44%。公司 2022Q3 單季度實現營收 5.65 億元，yoy+42.91%，歸母凈利潤 0.8 億 元，yoy+101.13%，單季度毛利率 50.38%，歸母凈利率 14.22%。此外，公司預計 2022 年全年實現歸母凈利潤 4.5-5.2 億元，同比增長 106.2%-138.3%。 公司持續(xù)研發(fā)并積極拓展新品及市場、與業(yè)內知名客戶的深度合作，有效提升公司市場 競爭力，業(yè)務規(guī)模穩(wěn)步擴大。此外，公司持續(xù)優(yōu)化客戶結構，高端品類收入占比持不斷 上升，營業(yè)收入和凈利潤的增長率始終維持在較高水平。

分產品來看，2021 年和 2022H1，公司測試機分別實現收入 4.89 億元和 4.79 億元，同 比增長 174.3%和 90.2%，2022 年上半年銷售收入就接近 2021 年全年水平。分選機方 面，公司生產的分選機包括重力式分選機、平移式分選機、測編一體機等。2021 年和 2022H1 分別實現營收 9.4 億元和 6.4 億元，同比增長 67.6%和 68.4%。此外公司其他 業(yè)務（設備相關配件銷售及設備維護等）2021 年和 2022H1 分別實現營收 8,566.8 萬元 和 6,711.1 萬元，同比增長 28.3%和 68.4%。

圍繞市場需求推進研發(fā)創(chuàng)新，研發(fā)投入持續(xù)增長。長川科技 2022 年前三季度研發(fā)費用 4.5 億元，同比增長 95%，占營收比重 25.7%，公司研發(fā)費用率始終保持較高水平。圍 繞數字測試機、分選機等產品，公司拓展中高端市場，實現營收高速增長，產品結構持 續(xù)改善。截至 2021 年底，公司研發(fā)人員 925 人，研發(fā)人員數量占比 54.9%，人均創(chuàng)收 89.7 萬元。

半導體測試系統(tǒng)市場趨勢向上，SoC 類和數字集成電路測試設備占比較高。根據 SEMI， 2022 年全球 IC 測試設備市場規(guī)模預計為 87.8 億美金，分產品來看，根據 SEMI，2018 年國內 IC 測試設備市場規(guī)模約 57.0 億元，測試機/分選機/探針臺分別占比 63.1%/17.4%/15.2%。2020 年中國大陸 IC 測試設備市場規(guī)模 91.4 億元，2015-2020 年 CAGR 達 29.3%，高于同期全球水平。隨著我國集成電路產業(yè)規(guī)模不斷擴大以及全球 產能向我國大陸地區(qū)加快轉移，集成電路各細分行業(yè)對測試設備需求還將不斷增長，國 內 IC 測試設備市場需求上升空間較大。 海外廠商主導全球半導體測試設備市場，國產替代空間廣闊。集成電路檢測在測試精度、速度、效率和可靠性等方面要求高。全球先進測試設備制造技術基本掌握在美國、日本 等集成電路產業(yè)發(fā)達國家廠商手中，市場格局呈現泰瑞達、愛德萬、科休等廠商寡頭壟 斷。根據 SEMI，泰瑞達、愛德萬兩家公司半導體測試設備合計占全球測試機市場份額超 過 66%。通過打入國內測試龍頭企業(yè)，長川科技、華峰測控等實現了部分半導體測試設 備國產替代，但營收體量相比海外龍頭泰瑞達、愛德萬近年來年收入規(guī)模超過 25 億美 金，長川科技收入規(guī)模小于 5 億美金，仍有較大替代空間。

內生外延打造半導體測試設備綜合供應商。長川科技經過多年研發(fā)和積累，目前已成為 國內領先的集成電路專用測試設備供應商，產品獲得了長電科技、華天科技、通富微電、 士蘭微、華潤微電子、日月光等多個一流集成電路企業(yè)的使用和認可，已在國內已具備 較大規(guī)模和一定品牌知名度。公司在鞏固和發(fā)展現有業(yè)務的同時，重點開拓了探針臺、 高端測試機產品、三溫分選機、AOI 光學檢測設備等相關封測設備，不斷拓寬產品線， 積極開拓中高端市場。 外延方面，長川科技于 2019 年完成收購 STI，收購完成后整體經營情況良好，2019 年 和 2020 年分別實現凈利潤 313.20 萬新元和 4,460.1 萬元。2022 年長川科技擬收購長 奕科技 97.6687%股權至持股 100%，長奕科技主要經營性資產為 EXIS，EXIS 核心產品 為轉塔式分選機，下游客戶包括博通、MPS、NXP、比亞迪半導體、通富微電、華天科技 等國內外知名廠商。長川科技與 EXIS 在銷售渠道、技術研發(fā)等領域具有較強的協(xié)同效 應，此次收購將進一步完善公司產品品類，提升公司盈利能力的同時鞏固核心競爭力。 長川科技公司當前多維度拓寬業(yè)務布局，內生有機增長與外延收購并舉，成長可期。

7.3 新益昌：國產固晶設備龍頭，Mini LED、半導體雙輪驅動成長

深耕十六年，LED 固晶龍頭。新益昌成立于 2006 年，現為國內 LED 固晶機、鋁電解電 容器老化測試智能制造裝備領域的領先企業(yè)。至 2019 年，公司從單一的電子測試設備 和元器件的加工生產發(fā)展成擁有 LED 固晶機、半導體固晶機、電容器老化測試設備、鋰 電池設備等系列產品的大型智能制造裝備企業(yè)。公司 2018 年全球固晶設備市場的占有 率為 6%，位列全球第三，國內 LED 固晶機市占率約 28%，是國內 LED 固晶機領域的領 跑者。 新益昌 2022 年前三季度實現營收 10.1 億元，yoy+26.4%，歸母凈利潤 2.1 億元， yoy+32.8%，扣非歸母凈利潤 1.9 億元，yoy+27.8%，前三季度綜合毛利率 44.2%，同 比+1.1%，凈利率 20.7%，同比+1.0%，公司 22Q3 單季度實現營收 3.6 億元，yoy+19.5%， qoq+22.5%，歸母凈利潤 0.86 億元，yoy+50.2%，qoq+68.4%；單季度毛利率 46.2%， yoy+3.3%，qoq+0.6%，凈利率 23.9%，yoy+4.8%，qoq+6.5%。

LED 固晶機和電容器老化設備是收入主要來源，半導體和鋰電池收入大幅提升。2022H1， 公司營業(yè)收入 6.45 億元，其中 LED 固晶機收入 5.21 億元和電容器老化設備收入 1.02 億 元，LED 固晶機和電容器老化設備占比 61.93%。2021 年，半導體封裝收入 2.15 億元， 同比增速達 877%；鋰電池收入 0.31 億元，同比增速為 63.16%。

終端應用推進超預期，奠定 Mini LED 商用元年。Mini LED 背光是液晶顯示技術路徑的 重要創(chuàng)新方向，Mini LED 顯示是繼 LED 戶內外顯示屏、LED 小間距之后 LED 顯示技術 升級的新產品。當前，蘋果、三星等多家品牌廠商都已開始推出 Mini LED 背光相關產品， 行業(yè)風向標的入局，推動 Mini LED 商業(yè)化加速。當前 Mini LED 背光方案已經進入爆發(fā) 期，預計 2023 年開始將有更多的相關產品出現。Mini RGB 直顯注重商用顯示器等市場 需求，在商業(yè)顯示、電子產品裝飾燈、車尾燈或氣氛燈等領域具有優(yōu)勢，亦逐漸替代傳 統(tǒng)的小間距等超大尺寸顯示方案。 超級電容器持續(xù)滲透，鋰電池帶來成長新動能。超級電容器作為新型高效儲能器件，廣 泛應用于國防軍工、軌交、發(fā)電、消費電子等重要領域。新益昌在電容器設備領域已成 為國內知名電容器廠商首選設備品牌之一。2020 年國內超級電容器市場規(guī)模為 155 億 元，公司有望受益國內超級電容持續(xù)滲透率帶來的設備需求增長。受新能源汽車帶動， 鋰電池尤其是動力鋰電池產量保持高速增長態(tài)勢，公司自 2017 年開始切入鋰電池設備領域，產品已涵蓋卷繞機、制片機、及制片卷繞一體機等鋰電池設備，鋰電池設備或將 增厚公司營收空間。

切入半導體固晶機打開新成長空間。Mini LED 對固晶設備的更高精度要求，拉動了傳統(tǒng) LED 封裝產線升級，新益昌作為國內 LED 固晶機龍頭，技術實力領先，且具備核心零部 件自研自產能力，GS300、HAD8606 系列產品逐漸成為主流的 LED 轉移設備方案。三星、 鴻利智匯、國星光電、瑞豐光電等均為公司客戶，預計將有更多封測廠商跟進封裝轉移 設備升級，公司將直接受益。在 LED 固晶機基礎上，公司逐步向半導體固晶機躍遷，產 品已成功導入晶導微、燦瑞科技、揚杰科技、通富微、固锝電子等知名公司，短期受益 固晶機國產替代，長期有望橫向拓展，擁抱更廣闊市場空間。 固晶機和焊線機是封裝中占比較高的設備。封裝設備包括固晶機、焊線機、電鍍設備、 減薄機、劃片機等。半導體封裝測試工藝流程包括磨片、劃片、裝片、固晶、塑封等多 個環(huán)節(jié)，其中設備價值量占比最高的為固晶機和焊線機，占比各為 28%，兩者對芯片生 產過程中的良率控制至關重要。

封裝市場國產化率低，外資龍頭占據主導地位。封測設備市場龍頭先發(fā)優(yōu)勢大，在該領 域內積累了數十年的經驗。且下游客戶對精度、穩(wěn)定性和一致性要求嚴格，認證壁壘極 高，造就了行業(yè)內較高的集中度，龍頭均為外資公司，如 ASMPT、K&S、Advantest 等。 根據 MIR DATABANK 統(tǒng)計，2021 年封測設備各環(huán)節(jié)綜合國產化率僅為 10%，其中焊線 機、固晶機、劃片機環(huán)節(jié)的國產化率最低，為 3%。預計 2025 年末綜合國產化率有望達 到 18%，國產化空間廣闊。

新益昌布局半導體固晶機，卡位國產替代歷史性機遇。由于半導體封裝和 LED 封裝在流 程上具有相似性，也同樣有“固晶”這道工序，公司憑借 LED 固晶領域深厚的研發(fā)實力 和持續(xù)的技術創(chuàng)新能力，于 2017 年開展半導體封裝設備的研發(fā)，并成功推出半導體固 晶機設備。公司當前產品以功率封裝為主，現已成功導入晶導微、燦瑞科技、揚杰科技、 通富微電、固锝電子等知名公司。2021 年公司半導體固晶機業(yè)務營收達 2.15 億元，同 比增速達 877%。在當前國內半導體產業(yè)鏈加速推動國產替代的大趨勢下，公司有望深 度受益，鞏固競爭優(yōu)勢，進一步推動半導體固晶機國產替代。

焊線機技術門檻高，價值量占封裝設備市場 32%。引線鍵合作為封裝環(huán)節(jié)最關鍵的步 驟之一，具有極高的技術壁壘，使用的焊線設備對速度、精度、穩(wěn)定性有嚴格要求，核 心難點在于控制引線在焊盤的鍵合質量以及引線在三維空間的線弧軌跡。根據 SEMI 研 究統(tǒng)計，在半導體前道與后道工序的全生命周期制程中，封裝設備約占半導體設備市場 規(guī)模的 6%，其中焊線機占封裝設備市場規(guī)模的 32%。按此測算，焊線機占半導體制程 設備市場規(guī)模的比重為 1.92%，全球焊線機市場規(guī)模由 2015 年的 7.01 億美元增長至 2022 年的 21.95 億美元，2015-2022 年年均增速為 17.71%。 焊線機市場高度集中，CR3 超 95%。焊線機市場被外資長期壟斷，市占率前三位 K&S、 ASM 和 Kaijo，市占率分別為 60%、30%、8%。K&S 全稱為 Kulicke&Soffa，自動焊線 機產品近五年的市場占有率都超過了 60%，近年來通過戰(zhàn)略收購和自主研發(fā)，增加了先 進封裝、電子裝配、楔焊機等產品，同時配合其核心產品擴大其耗材的產品范圍，進一 步鞏固了其焊線機龍頭地位。

7.4 長電科技：國產封測龍頭，先進封裝注入成長新動力

長電科技是國內封裝測試龍頭廠商，主營業(yè)務為集成電路、分立器件的封裝與測試。為 海內外客戶提供涵蓋封裝設計、焊錫凸塊、針探、組裝、測試、配送等一整套半導體封 裝測試解決方案。目前公司產品主要有 QFN/DFN、BGA/LGA、FCBGA/LGA、FCOL、SiP、 WLCSP、Bumping、MEMS、Fan-out eWLB、POP、PiP 及傳統(tǒng)封裝 SOP、SOT、DIP、TO 等多個系列。 八大基地布局，全面覆蓋高中低端產品。公司目前可以分為長電本部及旗下子公司星科 金朋與長電韓國。長電本部包括江陰基地、滁州廠、宿遷廠與長電先進四個生產基地， 星科金朋包括星科金朋江陰、星科金朋新加坡與星科金朋韓國，此外長電韓國（JSCK） 為長電科技在韓國新設立的 SIP 封裝廠，主要是為了配合星科金朋韓國（SCK），共同開 拓國內外客戶。

長電科技發(fā)布 2022 年報。公司 2022 年全年實現營收 337.62 億元，yoy+10.69%，歸 母凈利潤 32.31 億元，yoy+9.20%，扣非歸母凈利潤 28.30 億元，yoy+13.81%，全年 綜合毛利率 17.04%，同比-1.37%，凈利率 9.57%，同比-0.13%。面對半導體市場周期 下行，公司通過積極靈活調整訂單結構和產能布局，推進產品結構優(yōu)化，加速從消費類 向市場需求快速增長的汽車電子，5G 通信，高性能計算、存儲等高附加值市場的戰(zhàn)略布 局，持續(xù)聚焦高性能封裝技術高附加值應用，實現了穩(wěn)健的增長。 分下游應用領域來看，公司 2022 年營收中通訊電子占比 39.3%、消費電子占比 29.3%、 運算電子占比 17.4%、工業(yè)及醫(yī)療電子占比 9.6%、汽車電子占比 4.4%，與去年同期相 比消費電子下降 4.5 個百分點，運算電子增長 4.2 個百分點，汽車電子增長 1.8 個百分 點。測試領域，公司引入 5G 射頻，車載芯片，高性能計算芯片等更多的測試業(yè)務，相關 收入同比增長達到 25%。

7.5 通富微電：AMD 加持，產品結構持續(xù)優(yōu)化

通富微電發(fā)布 2022 年報。公司 2022 年全年實現營收 214.29 億元，yoy+35.52%，公 司積極調整產品業(yè)務結構，加大市場調研與開拓力度，持續(xù)服務好大客戶，憑借 7nm、 5nm、FCBGA、Chiplet 等先進技術優(yōu)勢，強化與 AMD 等行業(yè)領先企業(yè)的深度合作，鞏 固和擴大先進產品市占率。公司 2022 年實現歸母凈利潤 5.02 億元，yoy-47.53%，扣非 歸母凈利潤 3.57 億元，yoy-55.21%，全年綜合毛利率 13.90%，同比-3.26%，凈利率 2.34%，同比-3.71%。受匯率波動影響，公司產生匯兌損失，因此減少歸屬于母公司股 東的凈利潤 2.11 億元，此外由于半導體周期下行，部分終端產品需求疲弱，對公司產能 利用率和毛利率產生不利影響，與此同時公司持續(xù)加大 Chiplet 等先進封裝技術研發(fā)創(chuàng) 新投入，短期研發(fā)費用增加對利潤有一定影響，長期公司高端產品占比有望持續(xù)提升。

先進封裝技術領先，多樣化布局。公司提前布局多芯片組件、集成扇出封裝、2.5D/3D 等 先進封裝技術方面，可為客戶提供多樣化的 Chiplet 封裝解決方案，并且已為 AMD 大規(guī) 模量產 Chiplet 產品。FCBGA 封裝技術方面行業(yè)領先，已完成 5nm 制程的 FC 技術產品 認證，逐步推進 13 顆芯片的 MCM 研發(fā)，FCBGA-MCM 高散熱技術方面具備了 Indium TIM 等行業(yè)前沿材料的穩(wěn)定量產能力。Fanout 技術達到世界先進水平，高密度扇出型封 裝平臺完成 6 層 RDL 開發(fā)；2.5D/3D 先進封裝平臺取得突破性進展，BVR 技術實現通線 并完成客戶首批產品驗證，2 層芯片堆疊的 CoW 技術完成技術驗證。 定增落地，積極擴產迎接產業(yè)機會。公司 2022 年定增募集資金總額 26.9 億元，擬用于 存儲器芯片封裝測試生產線建設項目、高性能計算產品封裝測試產業(yè)化項目、5G 等新一 代通信用產品封裝測試項目、圓片級封裝類產品擴產項目、功率器件封裝測試擴產項目、 補充流動資金及償還銀行貸款。募投項目均圍繞公司主營業(yè)務展開，產能釋放將助力公 司更好的抓住市場機遇，滿足客戶持續(xù)增長的需求，同時規(guī)模優(yōu)勢凸顯，持續(xù)提升公司 核心競爭力，支撐公司長期增長。

7.6 偉測科技：內資第三方集成電路測試領先廠商

偉測科技成立于 2016 年，是國內知名的第三方集成電路測試服務企業(yè)，主營業(yè)務包括 晶圓測試、芯片成品測試以及與集成電路測試相關的配套服務。公司測試的晶圓和成品 芯片在類型上涵蓋 CPU、MCU、FPGA、SoC 芯片、射頻芯片、存儲芯片、傳感器芯片、 功率芯片等芯片種類，在工藝上涵蓋 6nm、7nm、14nm 等先進制程和 28nm 以上的成 熟制程。目前公司已布局 5G 通訊、智能穿戴、傳感器、存儲等芯片的測試解決方案產 品，擁有國際先進水平的集成電路測試裝備，可以覆蓋市場上 80%的主流集成電路產品 的檢測。 客戶資源優(yōu)質。公司堅持“以晶圓測試為核心，積極發(fā)展中高端芯片成品測試”的差異 化競爭策略，成為第三方集成電路測試行業(yè)成長性最為突出的企業(yè)之一。公司的技術實 力、服務品質、產能規(guī)模獲得了行業(yè)的高度認可，積累了廣泛的客戶資源。目前公司客 戶數量超過 200 家，客戶類型覆蓋芯片設計、制造、封裝、IDM 等，其中包括紫光展銳、 中興微電子、晶晨半導體、中穎電子、比特大陸、卓勝微、兆易創(chuàng)新、長電科技、中芯 國際等國內外知名廠商。

IPO 募投加碼集成電路測試產能擴充及研發(fā)投入。公司上市募集資金約 6.1 億元，用于 無錫偉測擴產及集成電路測試研發(fā)中心項目，及補充流動資金。公司持續(xù)投入研發(fā)，提 升技術水平，增厚壁壘，保持核心競爭力，在強大的客戶資源基礎上，公司測試產能的 擴充，為長期發(fā)展提供重要支撐。

7.7 甬矽電子：封測界后起之秀，聚焦中高端業(yè)務

聚焦先進封裝，產品結構完善優(yōu)質。甬矽電子成立于 2017 年 11 月，主要聚焦集成電路 封測中的先進封裝領域，主要終端包括消費類電子、汽車電子、工規(guī)產品等。公司在國 內獨立封測企業(yè)中排名第 11，在內資獨立封測企業(yè)中排名第 6，技術實力和規(guī)模均在前 列。且銷售收入主要來自于中高端封裝產品，并在射頻前端芯片封測、AP 類 SoC 芯片封 測、觸控 IC 芯片封測、WiFi 芯片封測、藍牙芯片封測、MCU 等物聯(lián)網（IoT）芯片封測 等新興應用領域具有良好的市場口碑和品牌知名度。 堅持研發(fā)，技術獨立自主。截至 2022 年 6 月 30 日，公司已經取得的專利共 186 項，其 中發(fā)明專利 88 項、實用新型 96 項、外觀專利 2 項。2019 年-2022 年 6 月，公司研發(fā)投 入金額分別為 2,826.50 萬元、4,916.63 萬元、9,703.86 萬元和 6,021.12 萬元，呈穩(wěn)定 上升趨勢。未來公司將根據自身發(fā)展戰(zhàn)略和市場需求情況，繼續(xù)加大研發(fā)投入力度，持 續(xù)完善研發(fā)人員儲備戰(zhàn)略，提高研發(fā)人員的專業(yè)能力。公司在高密度細間距凸點倒裝產 品（FC 類產品）、系統(tǒng)級封裝產品、4G/5G 射頻功放封裝技術、高密度大尺寸框架封裝 產品、MEMS 封裝產品、IC 測試等領域均具擁有核心技術，且穩(wěn)定量產。

IPO 募集資金投資額 15 億元，分別用于高密度 SiP 射頻模塊封測項目、集成電路先進 封裝晶圓凸點產業(yè)化項目。一方面緩解產能瓶頸，提高市占率，另一方面可完善倒裝類 封裝產品制程，補全公司生產工藝短板，為 Fan-Out、WLCSP 等擬開發(fā)的先進封裝產品 提供工藝支持。公司現有的 SiP 等先進封裝技術是 Chiplet 模式的重要實現基礎，Chiplet 模式的興起有望驅動先進封裝市場快速發(fā)展。公司在 SiP 領域具備豐富的技術積累，同 時通過實施晶圓凸點產業(yè)化項目布局“扇入型封裝”（Fan-in）、“扇出型封裝”（Fan-out）、 2.5D、3D 等晶圓級和系統(tǒng)級封裝應用領域，為進一步拓展異構封裝領域打下基礎。

7.8 興森科技：IC 載板國產替代拓荒者

興森科技成立于 1999 年，目前主營業(yè)務圍繞 PCB 以及半導體這兩大業(yè)務主線開展。興 森科技一直致力于國內外高科技電子企業(yè)和科研單位的服務，產品下游應用領域十分之 廣。另外公司也通過 PCB 樣板所積累下來的領先技術優(yōu)勢，深入 IC 載板領域，并開拓 半導體測試板業(yè)務；同時積極拓展 PCB 批量板產能，與 PCB 樣板業(yè)務實現協(xié)同，將自身 打造成 PCB 一站式解決廠商；此外半導體測試板及 IC 封裝基板也幫助公司實現半導體 封裝測試領域的國產替代領先者。 興森科技：乘勝追擊，產能擴張正當時。目前公司主要在建項目包括珠海興科項目、宜 興硅谷印刷板二期工程項目和廣州 FCBGA 封裝基板生產和研發(fā)基地項目。珠海興科項目 中，第一條 IC 封裝基板的產線（1.5 萬平方米/月）進展順利，預計年底實現單月 90%以上的產能利用率。宜興生產基地二期工程完全達產后，將提供 96 萬平方米/年的產能， 產品將應用于 5G 通信、Mini LED、服務器和光模塊等領域。廣州生產基地于 2021 年新 增了月產 1.5 萬平方米的中、高端、多層樣板的產線，目前，其中 7,000 萬平方米/月產 能已達產。公司在 2022 年宣布了位語廣州和珠海兩個 FCBGA 項目投資，廣州項目預計 于 2023 年底前后建成，目前正在進行前期建設準備工作和設備采購。

興森科技為國內為數不多的 IC 載板廠商，大力擴產載板產能用以滿足行業(yè)需求，進行 國產替代及對新增市場的占領。根據公司公告，廣州興科 BT 載板、廣州和珠海 FCBGA 封裝基板項目的整體投資規(guī)模為 102 億，有望看到公司未來實現 IC 載板產品線的全覆 蓋，隨著公司新增載板產能逐步爬坡投產，以及行業(yè)當前供需緊張的態(tài)勢，有望充分受 益國內半導體的巨大封裝需求，加速提升載板業(yè)務的收入規(guī)模和貢獻業(yè)績。 公司 2022 年全年實現營收 53.54 億，同比增長 6.23%；歸母凈利潤 5.26 億，同比下降 15.42%，主要是因為 PCB 行業(yè)面臨需求不振和競爭加劇的雙重壓力，增長不達預期， FCBGA 封裝基板項目仍處于建設階段，未產生收入貢獻，但整體人工成本、研發(fā)投入、 試生產損耗等對公司利潤形成較大拖累，FCBGA 封裝基板項目全年費用投入約 1.02 億 元。

興森 2022 年 12 月 17 日公告，深圳市興森快捷電路科技股份有限公司同意公司全資子 公司廣州興森投資有限公司以 176.61 億日元（稅前，按 20.3 日元=1 元人民幣的匯率計 算為 8.7 億元人民幣，定價基準日為 2022 年 6 月 30 日）作為基礎購買價格（將就凈資 產變動額等調整項對基礎購買價格進行調整）收購揖斐電株式會社（Ibiden Co，Ltd.） 持有的揖斐電電子（北京）有限公司 100%股權。本次交易完成后，興森投資將持有北 京揖斐電 100%的股權，北京揖斐電將成為公司全資孫公司，納入公司合并報表范圍。 未來，公司計劃引入其他戰(zhàn)略股東入股北京揖斐電共謀發(fā)展，持續(xù)加大研發(fā)力度，并增 加對先進設備和工藝的投資，推進產品和技術的持續(xù)升級，提高其產品附加值。 北京揖斐電是揖斐電于 2000 年 12 月在北京經濟技術開發(fā)區(qū)注冊成立的全資子公司，其 專注于面向移動通訊用印制電路板產品，以高性能微小導孔和微細線路的高密度互連電 路板（普通 HDI 和 Anylayer HDI）為主要產品，主要應用于智能手機、可穿戴設備、平 板電腦等消費類終端電子產品，與國內外主流手機廠商在高端印制電路板產品領域建立 了穩(wěn)定的合作關系。近年來持續(xù)投入以促進產品和技術升級，開發(fā)并量產 mSAP 流程的 類載板（SLP）和模組類封裝基板產品，豐富了產品線并進一步鞏固了其在客戶群體中高 端印制電路板領先廠商地位。

（本文僅供參考，不代表我們的任何投資建議。如需使用相關信息，請參閱報告原文。）

精選報告來源：【未來智庫】?！告溄印?/strong>